000回
はじめに〜「Verilog HDL とは」

key word :
Verilog


Verilogとは、
ハードウェア記述言語であり、
デジタル回路の設計用の論理シミュレータの事も指す。
これらを区別する際、前者を Verilog HDL と言う場合もあるけれど、まぁ Verilog と言えば通じるので気にしなくて良いのかな?

きわめてC言語に近く慣れてる人には扱いやすいけれど、1つだけ大きく異なる箇所があり、プログラムの記述が逐次実行ではなく、並列実行であること。
回路の記述であるから考えれば当たり前なのだけれど、この感覚に慣れるにはちょっと時間が必要かも。


[↑Topへ戻る↑ | 次へ>>]