    |
|
個人的にはFETとかトランジスタ使った回路を触ってきた時間の方が多いのですが、
ANDとかORとかFFを使って回路を作るって方が性に合ってるんですよ。
仕事で必要だから覚えたこのverilogですが、結構面白いので趣味で回路を構成する分にはちゃんとしたシミュレーターとかも揃ってるから結構便利。
C言語にかなり近い部分があるし、そんなに複雑ではないので慣れればすんなりと回路を作れるようになりますよ。
一応、Verilog と VHDL を対応させて書いてみるつもりです。気長にお待ちください。
どちらの言語を使用するかは、個人のお好みで。
どちらかと言うと、Verilog の方がメジャーかも。
テキトーに書いてるんで、多々間違いがあると思いますが、生暖かい目で見てやってください。
どちらかと言うと、天下り式に覚えたい人向け。
開発環境
Unixサーバーを呼び出してやっております
あと、エディタはvi
設計はExcelで
連絡先：mfmusicアットマークs58.xrea.com
| 回 | タイトル | 概要 | 製作日 |
| 000 | viを使おう | viとは | 2006 |
| 001 | vi コマンド | viコマンド紹介 | 2006 |
| 回 | タイトル | 概要 | verilog | 製作日 | VHDL | 製作日 |
| 000 | Verilog HDL / VHDL とは | うんちく | Verilog | 2006/6/20 | VHDL | 2006/6/20 |
| 001 | 骨組み | 概略 | Verilog | 2006/6/21 | VHDL | 2006/7/3 |
| 002 | 簡単な論理回路・1 | AND とか OR の表現 | Verilog | 2006/6/24 | VHDL | 2006/7/3 |
| 003 | 簡単な論理回路・2 | D-FFとか | Verilog | 2006/6/25 | VHDL | 2006/7/3 |
| 004a | ちょっと複雑な論理回路 | カウンタ・記述による見えない差 | Verilog | 2006/6/28 | VHDL | 2006/7/4 |
| 004b | ちょっと複雑な論理回路 | カウンタ・簡単な記述 | Verilog | 2006/6/28 | VHDL | 2006/7/4 |
| 005 | テストベンチ | RTLシミュ | Verilog | 2006/6/29 | VHDL | 2006 |
| 006 | 練習1・時計回路を作ろう！ | まとめ1 | Verilog | 2006/6/29 | VHDL | 2006 |
| 007 | 練習2・ストップウォッチを作ろう！ | まとめ2 | Verilog | 2006 | VHDL | 2006 |
| 008 | 練習3・レジスタを作ろう！ | データ制御・シミュレーションの簡易化 | Verilog | 2006 | VHDL | 2006 |
| 009 | ステートマシン | ステートマシンの作り方とかパラメータの設定 | Verilog | 2006 | VHDL | 2006 |
| XXX | XXXX | XXXX | Verilog | 2006 | VHDL | 2006 |
| 999 | 対応表 | verilogとVHDLの対応表 | verilog / VHDL | 2006 | ||