Verilogと同じく、ハードウェアの仕様記述言語。 米国防総省が用意したもので、Verilogに比べたらちょっと「重い文法」って感じ。 Verilogだとある程度曖昧でも大丈夫な節があるけど、こっちはビットをきちんと揃えたりしなくちゃいけんから、面倒だけれど、その意味じゃ厳格。 最初にHDL学ぶなら、VHDLからの方が楽かも。Verilog ⇒ VHDLだと、ちょっと記述が複雑になるのでね・・・・ あと、シミュレーションする時の外部ファイルの読み込みが非常に面倒。
[ ↑Topへ戻る↑ | 次へ>>]