に登場。
久々にHPの方弄ってたら、CADのページが発見されたのだけれど、日付が051114で、内容も中途半端？でした。
たしかそれ以降のデータがあったと思うのだけれど、部のブリーフケースの中にも入ってなかったので、見つけたら入れておいてください。
取り合えず、現存分でアップはしておきました。
あと、一体何処に需要があるかは判んないですけど、同ページにverilogとVHDLの記述に関してもアップしときました。（相変わらずグダグダですが。
もう一つ。SOS団・電気班育成の方ですが、1年以上放置しているんですけど、誰か後を継いで書き足して貰えれば在り難いです。
で、最後に。
主にOBの方への連絡になると思うんですけれど、7/23（日）に部内BBQをやる予定？です。また、前日の22（土）には別途集まって飲み食いしては？と考えてます。mixiの方にも書くと思いますが、参加される方は連絡下さい。
うぉう！
ホントだ
先にverilogの方書いてからそれのコピペでVHDLの方書いてたから消し忘れてた。
すまん。
直しとくよ
>VHDLでalwaysって使えたっけ？
使えない、だから困った。
vhdlの001 process分の解説のところ
VHDLでalwaysって使えたっけ？
予約語の中になかったと思うんだけど気のせいだろうか？
シミュレーションなら任意の時間に好きな信号出せるけど、回路の方だとカウンタ作るしかないんじゃないのかな？
Posted by: 9-hari at 2006年07月06日 20:42always がVHDLでも書いてある。10秒待つだか10クロックまつだかを使いたくて見てみたのに･･･。
問題はほとんどの人が使っているのがHDLだってこと、俺はVHDLのほうが好きだからこっちでやっているけど、VHDL使える人がやたら忙しいらしくてまともに話も聞けないし、過去のもあんまり無い。
コンパイラはテキトーに探せば見つかるので、探してもらいますｗ
確かに紹介した方がいいけれどね〜
暇を見つけて追加していきたいと思います。
ちゃんと教えて貰ってるかと言えば、こっちも「頑張って〜」だからなぁ。分からんだトコあれば聞く位。
基本は書籍と過去の記述。
過去の記述は、色々と盗むテクがあるので重宝。
caseの使い方は、後でもう一度しっかりと説明する予定。caseでステートマシン作って、そのステートマシンベースで回路を動かす感じかな？
一応、elseに関してはその下に↓こんな感じで書いてあるから大丈夫かと思われ。ま、紛らわしいといえばそうなんだけども。
>>思いもよらぬラッチ信号が出来てしまったりするので elseを書いておく癖を付けるようにした方が良いかもしれない。
言語の記述方法だけ書いても試せないと意味ないからコンパイラを紹介するのが先かも。
ちなみにライセンス取得をメールでしなければならないけど、Quaｒtus IIのWEBバージョンがただで使えるので便利。結局Ｃ言語とかの方が高級言語なんだけど、ブラックボックスになっている部分がPICのCコンパイラ等と違ってほとんどないから、「コンパイラが間違ってるのでは？」といった不安を感じなくていいのがいい。
なんだかちゃんと教えてもらっているようでちょっとうらやましいかも。うちは基本的に「がんばって・・・」だからな〜。
ちなみにあのぐらいだとあんま関係ないけど、elsif使うならcase使ったほうが動作が速くなる。というかcaseの方が後で見やすくなるから好き。if分の方が容量は少なくなるけど。
あとelseの値がいらないと書いてあった所があったけど、HDLでそれをやると値が不定になったり、VHDLでも勝手に値を振られたりするので書いておく癖をつけたほうがいいかも。というか条件によってはworning出るぞ。