Total Today Yesterday

2006年06月22日

画像処理なお話。


某電化製品に使われるであろう回路の設計に取り掛かる前準備としてメディアンだとかラプラシアンなフィルターについてチマチマと勉強。
Cで書けば非常に楽なのだけど、それをVHDLで書くから面倒。
forとか使ってループに入れないから、記述が余計に増えるのね。あと、並列で動くし。

ベタでダラダラ書けば膨大な量になるけれど書けんこともないんだけどナンセンスなのでクロックに併せて動作するバブルソートとクイックソートの回路を作ってみた。
Cで書いたときより動いた時の感動が大きいのは気のせいだろうか?

当然といえば当然だけれど、バブルソートじゃ時間かかりすぎるので、もっと楽なアルゴリズムを教えてもらった。
確かにメディアンで使う分には半ベタな方が楽だわさ。
お陰で処理時間が1/7位に減ったww

一応ベタで書けば更に1/5に出来るのだろうれど、記述がダルイ。

Posted by 9-hari at 21:12 | コメント (0)